为朝半导体制造的1纳米甚至埃米(0.1纳米)世代超前部署,据高雄市府知情官员透露,台积电正为2纳米之后的先进制程持续觅地,包含桥头科、路竹科,均在台积电评估中长期投资设厂的考量之列。

台积电开始为1nm制程做准备

关于是否前进高雄,台积电昨(27)日维持董事长刘德音日前的论调,“以后有机会,短期没规划”。

刘德音日前强调,台积电在北中南的投资规划各占三分之一,5纳米制程以南科为主,预计会占六、七成,2纳米制程投资将在竹科二期扩大地,竹科扩大二期如果不够的话,中科台积电厂区旁边还有一块土地可供后续使用。

台积电的晶圆制造制程已发展到2纳米,并朝1纳米甚至埃米等级的制程加速布局。沉荣津也曾允诺,将竭力协助台积电在1纳米与各项投资上,解决土地、水、电等需求,要维持其在先进制程保持全球领先地位。

高市府官员透露,台积正持续在探寻“2纳米以后”的设厂用地,曾为此接触过市府,其需求是要能有一块完整且既成的设厂用地,而桥头科、路竹科,都在其中长期设厂投资的探询之列,不过考量用地大小,桥头科更为适宜。

不仅台积电开始超前部署觅地,行政院也规划在2021年至2025年间,投入43.72亿元推动“Å(埃米)世代半导体”计画,要先由政府“花学费”,从设备,仪器,材料与製程技术瓶颈等探路,作为半导体业界未来投资方向的“探照灯”。

根据规划,中国台湾科技部长吴政忠所提出六个加强发展的主轴,其一为攸关岛内半导体产业未来发展的“Å 世代半导体”,意指半导体在进入3奈米制程后,接下将进入Å(埃米) 领域,因此政府与业界也开始著手布局。

政院官员透露,半导体技术在1纳米以下会开始遇到瓶颈,但并非不可突破,因半导体界尚无如此前瞻的研究,产业界也尚无馀力处理,因此在谘询过半导体界意见后,挑出基本可探索的方向,进行前瞻技术研究,建立此领域的基础技术能量。

但台积电罗镇球今年八月在一个演讲中曾表示,目前为止,我们看到3纳米、2纳米、1纳米都没有什么太大问题。

设备和材料都已经准备好?

来自日媒的报道称,在不久前举办的线上活动中,欧洲微电子研究中心IMEC首席执行官兼总裁Luc Van den hove在线上演讲中表示,在与ASML公司的合作下,更加先进的光刻机已经取得了进展。

Luc Van den hove表示,IMEC的目标是将下一代高分辨率EUV光刻技术高NA EUV光刻技术商业化。由于此前得光刻机竞争对手早已经陆续退出市场,目前ASML把握着全球主要的先进光刻机产能,近年来,IMEC一直在与ASML研究新的EUV光刻机,目前目标是将工艺规模缩小到1nm及以下。

目前ASML已经完成了NXE:5000系列的高NA EUV曝光系统的基本设计,至于设备的商业化。要等到至少2022年,而等到台积电和三星拿到设备,之前要在2023年。

与此同时,台积电在材料上的研究,也让1nm成为可能。

台积电和交大联手,开发出全球最薄、厚度只有0.7纳米的超薄二维半导体材料绝缘体,可望借此进一步开发出2纳米甚至1纳米的电晶体通道,论文本月成功登上国际顶尖期刊自然期刊(nature)。

国立交通大学电子物理系张文豪教授研究团队在科技部长支持下,与台湾积体电路制造股份有限公司合作,合作研究开发出全球最薄、厚度仅0.7纳米、大面积晶圆尺寸的二维半导体材料绝缘层,台积电表示,关键则在于单晶氮化硼技术的重大突破,将来可望藉由这项技术,进一步开发出2纳米甚至1纳米的电晶体通道。

目前台积电正在推动3纳米的量产计划,指的就是电晶体通道尺寸,通道做的越小,电晶体尺寸就能越小,而在不断微缩的过程中,电子就会越来越难传输,导致电晶体无法有效工作,目前二维半导体材料是现在科学界认为最有可能解决瓶颈的方案之一。

二维半导体材料特性就是很薄,平面结构只有一两个原子等级的厚度,张文豪指出,但也因此传输中的电子容易受环境影响,所以需要绝缘层来阻绝干扰,目前半导体使用的绝缘层多半是氧化物,一般做到5纳米以下就相当困难,无法小于1纳米,团队开发出的单晶氮化硼生长技术,成功达成0.7纳米厚度的绝缘层。

文章第一作者台积电技术主任陈则安,为清大化学系博士,他表示,单晶是指单一的晶体整齐排列,单晶对于未来半导体结构比较有帮助,因为假设绝缘层不是单晶结构,中间会出现很多缺陷,电阻经过的时候可能被缺陷影响,导致效能变差,实验也已证实会有影响,未来还需要更多研究。

陈则安说,过去科学界认为,铜上不太可能出现单晶生长,但是研究团队在实验发现,微米单位范围内氮化硼有同向生长的状况,排列出单一晶体,因此透过分析这极小的区域,调整实验参数和选择材料,成功克服障碍,不但可以单晶生长,还能做到大面积二吋晶圆的尺寸。

台积电处长李连忠曾经是中研院原分所研究员,他表示,台积电研究团队经过基础研究后,找到问题和突破可能性,跟交大化学气相沉积实验室合作,让氮化硼单晶在铜上生长,作为保护二维半导体材料的通道,目前无法说明量产时间,还有很多关键技术要突破,例如金属接触和元件优化,但是的确对于未来电晶体尺寸再缩小将有帮助。

声明:本站所有文章或资源,均来自互联网分享。本站不参与制作或存储,内容仅用于互联网爱好者学习和研究,如不慎侵犯了您的权利,请及时联系站长处理删除。敬请谅解!